(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-267823 (P2000-267823A)

(43)公開日 平成12年9月29日(2000.9.29)

| (51) Int.Cl.7 | 識別記 | 谓 FI | | デ ー・ | 73-ド(参考) |
|---------------|-------|-----------------|-----------|-----------------|-----------|
| G06F | 3/12 | G 0 6 F | 3/12 | Α | 2 C 0 6 1 |
| B41J | 29/38 | B 4 1 J | 29/38 | Z | 5 B 0 2 1 |
| HO4L | 29/14 | H 0 4 I | . 13/00 3 | 1 3 | 5 K O 3 5 |

審査請求有 請求項の数7 OL (全 6 頁)

| (C1)(1)(R)(4477) 1(T)(R)(T-11 1/200) | (21)出願番号 | 特顧平11-72000 |
|--------------------------------------|----------|-------------|
|--------------------------------------|----------|-------------|

(22)出願日 平成11年3月17日(1999.3.17) (71)出顧人 000240617

米沢日本電気株式会社

山形県米沢市下花沢2丁目6番80号

(72) 発明者 髙橋 耕

山形県米沢市下花沢2丁目6番80号 米沢

日本電気株式会社内

(74)代理人 100088328

弁理士 金田 暢之 (外2名)

Fターム(参考) 20061 HH07 HJ08 HK11 HK19

5B021 AA01 BB10 NN22

5K035 AA00 CC01 CC10 EE02 FF04


CCO2 KKO1 MMO3 MMO6

(54) 【発明の名称】 プリンタ装置

(57)【要約】

【課題】 プリンタ装置主導でプリンタ装置の動作状態 をホストに通知することによりスループットの低下を防 止する。

【解決手段】 CPU2の制御に基づいてホスト13に 対して送信すべきインターフェース信号を制御するデー タ制御回路 4 と、ホスト13から送信されたインターフ ェース信号の変化をCPU2に通知するとともに、CP U2にてホスト13から送信されてきたインタフェース 信号に基づいて設定される時間によって、データ制御回 路4にて制御されたインターフェース信号のホスト13 に対する送信を制御する送信制御回路5とを設け、ホス ト13からのデータ送信の要求の有無に関わらず、プリ ンタ装置1が主導となって、ホスト13から送信されて きたインタフェース信号に基づいてプリンタ装置1内に て設定された時間にてホストに対してインターフェース 信号を送信する。



20

【特許請求の範囲】

【請求項1】 ホストとの間にて送受信されるインターフェース信号の処理を行うインターフェース回路と、印刷動作を制御する印刷制御回路と、前記インターフェース回路及び前記印刷制御回路を制御するCPUとを有し、前記ホストとの間にてインタフェース信号を送受信することにより、前記ホストに対して動作状態を通知するプリンタ装置において、

1

前記インターフェース回路は、前記ホストから送信されてきたインタフェース信号に基づいて該プリンタ装置内にて設定された時間にて前記ホストに対して前記インターフェース信号を送信することを特徴とするプリンタ装置。

【請求項2】 請求項1に記載のプリンタ装置において、

前記インターフェース回路は、

前記CPUの制御に基づいて前記ホストに対して送信すべきインターフェース信号を制御するデータ制御回路

前記ホストから送信されたインターフェース信号の変化を前記CPUに通知するとともに、前記CPUにて前記ホストから送信されてきたインタフェース信号に基づいて設定される時間によって、前記データ制御回路にて制御されたインターフェース信号の前記ホストに対する送信制御する送信制御回路とを有することを特徴とするプリンタ装置。

【請求項3】 請求項2に記載のプリンタ装置において、

前記データ制御回路は、

前記CPUの制御により前記ホストに対して送信されるインターフェース信号が書き込まれる送信バッファと、該送信バッファに書き込まれるインターフェース信号のアドレスを選択する書込みアドレスセレクタと、

前記送信バッファに書き込まれたインターフェース信号 を前記ホストに対して送信する際に該インターフェース 信号のアドレスを選択する送信アドレスセレクタとを有 することを特徴とするプリンタ装置。

【請求項4】 請求項3に記載のプリンタ装置において、

前記データ制御回路は、

前記書込みアドレスセレクタと送信アドレスセレクタと の差分に基づいて前記送信バッファ内の空き状態を監視 するデータ監視回路とを有することを特徴とするプリン タ装置

【請求項5】 請求項3または請求項4に記載のプリンタ装置において、

前記送信制御回路は、

前記ホストから送信されたインターフェース信号の変化をイベントとして検出し、該イベントを前記CPU及び前記送信アドレスセレクタに通知するイベント回路と、

該イベント回路にて前記ホストから送信されたインターフェース信号の変化が検出された場合に起動し、該インターフェース信号の変化に対して設定された時間が経過した後にタイムアウト信号を出力するイベントタイマーと.

該イベントタイマーの起動に基づいて前記送信バッファ 内のインターフェース信号を前記ホストに対して送信す る送信回路とを有することを特徴とするプリンタ装置。

【請求項6】 請求項3乃至5のいずれか1項に記載の 10 プリンタ装置において、

前記ホストに送信すべきインターフェース信号を格納し ておく記憶手段を有し、

該記憶手段に予め該プリンタ装置の状態を書き込んでおき、該プリンタ装置の状態が変化した場合に、前記ホストからのデータ送信の要求の有無に関わらず、前記記憶手段に書き込まれた情報を更新しておき、前記ホストからデータ送信の要求が送られてきた場合に、前記記憶手段に書き込まれたデータのうち必要なデータのみを前記送信バッファに書き込むことを特徴とするプリンタ装置。

【請求項7】 請求項6に記載のプリンタ装置において

前記記憶手段に書き込まれたデータの前記送信バッファ に対する書き込みは、ダイレクトメモリアクセスを用い て行うことを特徴とするプリンタ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ホストとの間にて インターフェース信号を送受信することによりホストに 対して動作状態を通知するプリンタ装置に関する。

[0002]

【従来の技術】従来より、プリンタ装置の動作状態をホストに対してリアルタイムに通知するためには、双方向通信ユーティリティが使用されている。インターフェースにはIEEE1284に準拠した双方向パラレルインターフェースが使用され、プリンタ装置の動作状態等が数パイトから数千パイトのデータとしてホストとプリンタ装置間で通信されている。

【0003】上述した通信方法においては、ホスト主導 によって行われ、ホストから送信されたインターフェース信号の変化に対し、プリンタ装置から送信されるインターフェース信号を特定の時間(0~35ms)内で変化させながらデータを送信し、該データによってプリンタ装置の動作状態がホストに通知されている。このとき、プリンタ装置から送信された複数バイトのデータによってプリンタ装置の動作状態がホストに通知されている。

【0004】ここで、シリアルプリンタにおいては、I EEE1284のニブルモードと呼ばれるインターフェ 50 ースを用いてホストに対するデータ送信が行われてい

2

3

る。この送信方法においては、データの送信用としてインターフェース信号線 4本と、データがセットされたことをホストに通知するためのインターフェース信号線 1本との合計 5本のインターフェース信号線が用いられてプリンタ装置からホストに対してデータの送信が行われているため、プリンタ装置からホストに対して1パイト(8ピット)のデータを送信する場合、2回に分けてデータが送信される。

[0005]

【発明が解決しようとする課題】上述したような従来のものにおいては、プリンタ装置からホストに対して1バイト (8 ピット)のデータを送信する場合、2回に分けてデータが送信されるため、インターフェース信号線5本の設定を2回行わなければならず、プリンタ装置内のCPUにおける負担が大きく、また、複数バイトのデータを送信する場合に時間もかかる。

【0006】ここで、ホストからはプリンタ装置の動作 状態に関係なくプリンタ装置に対して定期的に最新の動 作状態等のデータ送信が要求されるが、ドットシリアル プリンタにおいては、ホストとの間におけるインターフ ェース処理よりも印刷処理を優先する必要がある。

【0007】そのため、印刷動作中においてはホストからのインターフェースに対する応答が難しくなり、スループットが低下してしまうという問題点がある。

【0008】本発明は、上述したような従来の技術が有する問題点に鑑みてなされたものであって、プリンタ装置主導でプリンタ装置の動作状態をホストに通知することによりスループットの低下を防止することができるプリンタ装置を提供することを目的とする。

[0009]

【課題を解決するための手段】上記目的を達成するために本発明は、ホストとの間にて送受信されるインターフェース信号の処理を行うインターフェース回路と、印刷動作を制御する印刷制御回路と、前記インターフェース回路及び前記印刷制御回路を制御するCPUとを有して、前記ホストとの間にてインタフェース信号を送受信することにより、前記ホストに対して動作状態を通知するプリンタ装置において、前記インターフェース信号に基づいて該プリンタ装置内にて設定された時間にて前記ホストに対して前記インターフェース信号を送信することを特徴とする。

【0010】また、前記インターフェース回路は、前記 CPUの制御に基づいて前記ホストに対して送信すべき インターフェース信号を制御するデータ制御回路と、前 記ホストから送信されたインターフェース信号の変化を 前記CPUに通知するとともに、前記CPUにで前記ホストから送信されてきたインタフェース信号に基づいて 設定される時間によって、前記データ制御回路にて制御 されたインターフェース信号の前記ホストに対する送信 を制御する送信制御回路とを有することを特徴とする。 【0011】また、前記データ制御回路は、前記CPUの制御により前記ホストに対して送信されるインターフェース信号が書き込まれる送信バッファと、該送信バッファに書き込まれるインターフェース信号のアドレスを選択する書込みアドレスセレクタと、前記送信バッファに書き込まれたインターフェース信号を前記ホストに対

して送信する際に該インターフェース信号のアドレスを 選択する送信アドレスセレクタとを有することを特徴と 10 する。

【0012】また、前記書込みアドレスセレクタと送信 アドレスセレクタとの差分に基づいて前記送信パッファ 内の空き状態を監視するデータ監視回路とを有すること を特徴とする。

【0013】また、前記送信制御回路は、前記ホストから送信されたインターフェース信号の変化をイベントとして検出し、該イベントを前記CPU及び前記送信アドレスセレクタに通知するイベント回路と、該イベント回路にて前記ホストから送信されたインターフェース信号の変化が検出された場合に起動し、該インターフェース信号の変化に対して設定された時間が経過した後にタイムアウト信号を出力するイベントタイマーと、該イベントタイマーの起動に基づいて前記送信バッファ内のインターフェース信号を前記ホストに対して送信する送信回路とを有することを特徴とする。

【0014】また、前記ホストに送信すべきインターフェース信号を格納しておく記憶手段を有し、該記憶手段に予め該プリンタ装置の状態を書き込んでおき、該プリンタ装置の状態が変化した場合に、前記ホストからのデ30 一夕送信の要求の有無に関わらず、前記記憶手段に書き込まれた情報を更新しておき、前記ホストからデータ送信の要求が送られてきた場合に、前記記憶手段に書き込まれたデータのうち必要なデータのみを前記送信バッファに書き込むことを特徴とする。

【0015】また、前記記憶手段に書き込まれたデータ の前記送信バッファに対する書き込みは、ダイレクトメ モリアクセスを用いて行うことを特徴とする。

【0016】(作用)上記のように構成された本発明においては、ホストからのデータ送信の要求の有無に関わらず、ホストから送信されてきたインタフェース信号に基づいてプリンタ装置内にて設定された時間にてホストに対してインターフェース信号が送信される。

【0017】このように、プリンタ装置が主導となって、ホストに対するインターフェース信号の送信が行われるので、プリンタ装置の処理状態に応じて動作状態がホストに通知されることとなり、スループットが低下することはない。

[0018]

【発明の実施の形態】以下に、本発明の実施の形態につ 50 いて図面を参照して説明する。

5 【0019】図1は、本発明のプリンタ装置の実施の一 形態を示す図である。

【0020】本形態は図1に示すように、ホスト13と の間にて送受信されるインターフェース信号の処理を行 うインターフェース回路3と、印刷動作を制御する印刷 制御回路14と、インターフェース回路3及び印刷制御 回路14を制御するCPU2とから構成されており、イ ンターフェース回路3には、CPU2の制御に基づいて ホスト13に対して送信すべきインターフェース信号を 制御するデータ制御回路4と、ホスト13から送信され たインターフェース信号の変化をCPU2に通知すると ともに、CPU2にてホスト13から送信されてきたイ ンタフェース信号に基づいて設定される時間によって、 データ制御回路4にて制御されたインタフェース信号の ホスト13に対する送信を制御する送信制御回路5とが 設けられている。

【0021】また、データ制御回路4は、CPU2の制 御によりホスト13に送信するインターフェース信号と なる送信データが書き込まれる送信バッファ6と、送信 バッファ6に書き込まれるデータのアドレスを選択する 書込みアドレスセレクタ7と、送信バッファ6に書き込 まれたデータをホスト13に対して送信する際に該デー タのアドレスを選択する送信アドレスセレクタ8と、書 込みアドレスセレクタ7と送信アドレスセレクタ8との 差分に基づいて送信バッファ6内の空き状態を監視する データ監視回路9とから構成されている。

【0022】また、送信制御回路5は、ホスト13から 送信されたインターフェース信号の変化をイベントとし て検出し、該イベントをCPU2及び送信アドレスセレ クタ8に通知するイベント回路12と、イベント回路1 2にてホスト13から送信されたインターフェース信号 の変化が検出された場合に起動し、該インターフェース 信号の変化に対して0~35msの間で任意に設定され た時間が経過した後にタイムアウト信号を出力するイベ ントタイマー10と、イベントタイマー10の起動に基 づいて送信パッファ6内のデータをインターフェース信 号としてホスト13に対して送信する送信回路11とか ら構成されている。

【0023】以下に、上記のように構成されたプリンタ 装置におけるインターフェース信号の送受信動作につい て説明する。

【0024】図2は、図1に示したプリンタ装置におけ るインターフェース信号の送受信動作を説明するための タイミングチャートである。

【0025】まず、t1よりも前に、イベント回路12 においてホスト13から送信されたインターフェース信 号の変化が検出されると、該変化がイベントとしてCP U2に通知される。

【0026】すると、CPU2において、ホスト13か ら送信されたAUTOFEED信号の変化点からプリン 50 BUSY、PE、SELECT、FAULTに出力され

タ装置1のACK信号の変化点までの時間がイベントタ イマー10に設定されるとともに、レジスタ(不図示) またはRAM(不図示)に格納されている送信データが 送信バッファ6に送信バッファ6のバイト数分書き込ま

6

【0027】また、このとき、書込みアドレスセレクタ 7により、複数バイトある送信バッファ6のレジスタの アドレスが順番に切り替えられる。

【0028】その後、イベント回路12において、ホス ト13のイベントt1の発生が検出されると、イベント 10 t1の発生がイベントタイマー10、CPU2及び送信 アドレスセレクタ8に通知され、イベントタイマー10 が起動する。

【0029】イベントタイマー10が起動すると、送信 バッファ6に書き込まれたデータのうち、送信アドレス セレクタ8によって選択される1バイト分のデータが送 信回路11に取り込まれる。

【0030】次に、送信回路11において、取り込まれ た1バイトのデータが4ビットずつに分割され、ホスト 13から送信されてきたインターフェース信号に基づい 20 て設定されたt2のタイミングで下位4ピットがインタ ーフェース信号のBUSY、PE、SELECT、FA ULTに出力される。

【0031】その後、イベントタイマー10に設定され た時間が経過すると、イベントタイマー10からタイム アウト信号が出力される。

【0032】すると、送信回路11において、t3のタ イミングでACKがLになるように制御される。

【0033】次に、イベント回路12において、ホスト 13のイベント t 4 の発生が検出されると、イベント t 4の発生がイベントタイマー10及びCPU2に通知さ れ、イベントタイマー10が起動する。

【0034】次に、送信回路11において、ホスト13 から送信されてきたインターフェース信号に基づいて設 定されたt5のタイミングで送信データがインターフェ ース信号として出力される。

【0035】その後、イベントタイマー10に設定され た時間が経過すると、イベントタイマー10からタイム アウト信号が出力される。

【0036】すると、送信回路11において、t6のタ 40 イミングでACKがHになるように制御される。

【0037】同様に、イベント回路12において、ホス ト13のイベント t7の発生が検出されると、イベント t7の発生がイベントタイマー10及びCPU2に通知 され、イベントタイマー10が起動する。

【0038】イベントタイマー10が起動すると、送信 回路11に取り込まれている上位4ビットが、ホスト1 3から送信されてきたインターフェース信号に基づいて 設定された t 8のタイミングでインターフェース信号の

8

る。

【0039】その後、イベントタイマー10に設定された時間が経過すると、イベントタイマー10からタイムアウト信号が出力される。

7

【0040】すると、送信回路11において、 t 9のタイミングでACKがLになるように制御される。

【0041】次に、イベント回路12において、ホスト13のイベントt10の発生が検出されると、イベントt10の発生がイベントタイマー10、CPU2及び送信アドレスセレクタ8に通知され、イベントタイマー10が起動する。

【0042】次に、送信回路11において、ホスト13から送信されてきたインターフェース信号に基づいて設定されたt11のタイミングで送信データがインターフェース信号として出力される。

【0043】その後、イベントタイマー10に設定された時間が経過すると、イベントタイマー10からタイムアウト信号が出力される。

【0044】すると、送信回路11において、t12の タイミングでACKがHになるように制御される。

【0045】また、送信アドレスセレクタ8においては、イベントt10の発生が通知されると、1バイト分のデータの送信が完了したと判断され、送信バッファ6内のデータを読み出すためのアドレスが切り替えられる。

【0046】上述した t 1 から t 1 2 の動作が送信バイト数分繰り返し行われる。

【0047】なお、データ監視回路9においては、送信 バッファ6の空き状態が監視されており、CPU2が印 刷処理に負担とならないときに空きバイト数の送信デー タが送信バッファ6に書き込まれる。

【0048】(他の実施の形態)ホストに送信すべき複数のバイトデータを格納しておく記憶手段であるレジスタを設け、該レジスタに予めプリンタ装置の状態を書き込んでおき、プリンタ装置の状態が変化した場合に、ホストからのデータ送信の要求の有無に関わらず、該レジスタに書き込まれた情報を更新しておき、ホストからデ

ータ送信の要求が送られてきた場合に、該レジスタに書き込まれたデータのうち必要なデータのみをDMA(ダイレクトメモリアクセス)を用いて送信バッファに書き込む構成とすることも考えられる。

【0049】これにより、処理速度の向上を図ることができるとともに、CPU処理の負担が軽減される。

[0050]

【発明の効果】以上説明したように本発明においては、ホストからのデータ送信の要求の有無に関わらず、プリンク装置が主導となって、ホストから送信されてきたインタフェース信号に基づいてプリンタ装置内にて設定された時間にてホストに対してインターフェース信号が送信される構成としたため、プリンタ装置の処理状態に応じて動作状態がホストに通知されることとなり、スループットの低下を防止することができる。

【図面の簡単な説明】


【図1】本発明のプリンタ装置の実施の一形態を示す図である。

【図2】図1に示したプリンタ装置におけるインターフ 20 ェース信号の送受信動作を説明するためのタイミングチャートである。

【符号の説明】

- 1 プリンタ
- 2 CPU
- 3 インターフェース回路
- 4 データ制御回路
- 5 送信制御回路
- 6 送信バッファ
- 7 書込みアドレスセレクタ
- 10 8 送信アドレスセレクタ
 - 9 データ監視回路
 - 10 イベントタイマー
 - 11 送信回路
 - 12 イベント回路
 - 13 ホスト
 - 14 印刷制御回路

【図1】



[図2]

